崗位職責：
1、將定義電路要求從原理圖、布局和驗證到特性描述的完整設(shè)計。
2、完成電路布局和/或定義面具設(shè)計師的布局要求。
3、編寫規(guī)范和測試要求文檔。模擬和數(shù)字電路的行為建模。
4、完成混合信號模擬，以驗證芯片級和系統(tǒng)級性能。
任職要求：
1、博士或碩士，具有同等的經(jīng)驗，有很強的模擬設(shè)計背景。
2、具有2年以上的光子學應用高速模擬驅(qū)動IC的工作經(jīng)驗。
3、具有使用Cadence或同等電路設(shè)計和模擬工具的豐富經(jīng)驗。
4、具有亞微米級CMOS高速設(shè)計方面的專業(yè)知識。具有CMOS Bicmos、SiGe或Gaas高速設(shè)計方面的專業(yè)知識。
5、了解CDR或TIA、放大器和激光驅(qū)動器設(shè)計以及10Gbps和更高數(shù)據(jù)速率的設(shè)計技術(shù)。
6、有良好的溝通技巧和中/英文書寫能力；
7、具有良好的團隊合作能力，吃苦耐勞。
