職責描述：
1、協(xié)助設(shè)計工程師完成模擬芯片版圖布局；
2、按照設(shè)計工程師的要求設(shè)計每一個元器件，包括信號直線，電阻及晶體管的匹配，大電流走線，ESD器件等方面的考慮；
3、完成項目流片，包括DRC、LVS、LVL、GDS、NETLIST、SCHEMATIC及LAYOUT數(shù)據(jù)檢查及備份，仔細檢查各個環(huán)節(jié)，確保送出的數(shù)據(jù)準確無誤；
4、協(xié)助設(shè)計工程師完成其它相關(guān)工作；
任職要求：
1、全日制大專或以上學歷，微電子或電子相關(guān)專業(yè)優(yōu)先；
2、具有2年以上模擬/數(shù)模混合電路版圖設(shè)計經(jīng)驗；
3、熟練使用主流的IC版圖設(shè)計工具，如Virtuoso，驗證工具，如Calibre、腳本使用及CMOS高壓工藝和Design rules；
4、有數(shù)字自動布局布線經(jīng)驗或觸控IC量產(chǎn)項目經(jīng)歷可優(yōu)先考慮；
5、有光子學應用高速模擬模塊或系統(tǒng)版圖的工作經(jīng)驗者優(yōu)先；
6、具有良好的溝通能力及團隊合作精神。
